← Live-стрічка

Verilog RTL Design for RF Processing

Бюджет: - / ⭐ (0)

ASIC, Digital Design, Electrical Engineering, Electronics, FPGA, Local Job, Matlab and Mathematica, Signal Processing, Verilog / VHDL

I'm looking for expertise in Verilog RTL design for processing RF or communication signals. The design will be implemented on either FPGA or ASIC, and I'm open to assistance in choosing the appropriate target hardware... (Budget: min $50 USD, Jobs: ASIC, Digital Design, Electrical Engineering, Electronics, FPGA, Local Job, Matlab and Mathematica, Signal Processing, Verilog / VHDL)
Відкрити замовлення

AI-чернетка відгуку

Короткий текст відгуку для копіювання в офер: інтерес + готовність працювати.

Увійдіть, щоб згенерувати AI-чернетку.

Увійти